

معمارية الحاسوب

Computer Architecture

ITGS 223

د. رمزي القانوني

ITGS 223

خريف 2022 - 2023



Chapter 10

Internal Memory

الذاكرة الداخلية

Semiconductor Memory

ذاكرة اشباه الموصلات

(Random Access Memory) RAM

✓ تصنع من اشباه الموصلات (semiconductor)
القراءة والكتابة (Read/Write)

البيانات متطابقة اي يتم حذف البيانات عند إطفاء الجهاز (Volatile)

التخزين مؤقت (Temporary storage)

Static or dynamic

Memory Cell Operation



عمل خلية الذاكرة

عملية الكتابة (Write)

يتم تحديد الخلية **(Cell)** للكتابة ثم يتم إدخال البيانات إلى هذه الخلية.

عملية القراءة (Read)

يتم تحديد الخلية و يأتي أمر **Control** للقراءة ويتم أخذ البيانات الموجودة فيها.



Dynamic RAM

ذاكرة الوصول العشوائي (متفاعلة / متغيرة)


- يتم تخزين **Bits** على شكل شحنات في **capacitors** أو الموسعات.
- يكون هناك تسريب للشحنات وبالتالي تحتاج إلى تحديث دائمًا إلى هذه الشحنات على **capacitors** حتى لانقوم بفقدتها.
- تكون الدائرة بسيطة يمكن بنائها بسهولة.
- لا تحتاج إلى الكثير من المكونات.
- تركيبها بسيط.
- رخيصة الثمن.

.**Refresh Circuits** تحتاج إلى بطيئة.

○ مثال عليها **Main memory** تكون الاشارات تماثلية (analogue).

Dynamic RAM Structure

البنية النموذجية لخلية الذاكرة



(a) Dynamic RAM (DRAM) cell

○ الترانزستور يقوم بإدخال الشحنات.

○ يقوم بعملية حفظ لهذه الشحنات.

○ يحمل الشحنات.

في حالة عملية الكتابة

Bit Line يحمل الشحنة سواء 1 أو 0.

يتم تفعيل Address Line وبالتالي الترانزستور يعمل كمفتاح يتم إدخال هذه الشحنة إلى Capacitors ويتم الاحتفاظ بالشحنة سواء كانت 1 أو 0.

في حالة عملية القراءة

• يتم تفعيل Address Line وبالتالي يتم تفعيل الترانزستور.

• يتم أخذ الشحنة الموجودة في Bit Line إلى Capacitors ثم يتم مقارنتها من خلال Reference للمعرفة هل هذه الشحنة تمثل 0 أو 1.

DRAM Operation

DRAM عمليّة تلخيص

يكون مفعلاً في عملية القراءة والكتابة وبالتالي الترانزستور يعمل كمفتاح مغلق.

في عملية الكتابة

يتم تمثيل Bit Line على Voltage.

- إذا نريد أن نخزن 1 يكون High وإذا نريد أن نخزن 0 يكون مفعلاً.

ويتم نقل الشحنة إلى Capacitors.

عملية القراءة


Address Line مفعلاً.

الترانزستور يعمل.

الشحنة تنتقل من Capacitors من خلال الترانزستور إلى Bit Line ويتم

مقارنة من خلال المرجع ويتم تحديد هل هي 0 أو 1 وفي الحالتين يجب أن يكون هناك تفعيل أو تحديث مستمر حتى نحافظ على الشحنة الموجودة في

Capacitors.



(a) Dynamic RAM (DRAM) cell

Static RAM

ذاكرة الوصول العشوائي (ثابتة)

- يتم تخزين **Bits** على مفاتيح on/off switches يتم استخدام مفاتيح لتخزين الشحنات.

لا تحتاج Refresh Circuits لأنه لا يوجد تسريب للشحنات.
الدارة معقدة.

Larger per bit

غالبة.

أسرع .

- ومثال عليها Cache Memory
- الاشارات رقمية (Digital)
- - وبالتالي نستخدم flip-flops

Stating RAM Structure

البنية النموذجية لخلية الذاكرة (ثابتة)

تتكون من (T1,T2,T3,T4,T5,T6).
T5,T6 يكون على **Address Line**
T6 على **Bit Line B'** وعلى **Bit Line B**.

الحالة الاولى

ادا كانت **Bit Line B' = 1** **Bit Line B = 0** والعكس صحيح.
يتم التحكم فيهم من خلال **Address Line** ومن خلال عملية القراءة
والكتابة.

في حالة كانت القيمة على **1** سوف يكون **T5** مفعلاً وبالتالي سوف تكون قيمة **C1=1** وسوف تكون قيمة **C2=0** لأن القيمة القادمة من **Bit Line** **B' = 0**.

بالتالي يكون **B=1** وبما ان **C1=1** تكون **T2=1** شاغلاً او متصل
ايضاً يكون **T4=1** ويكون عندنا **B'** وبالتالي **T4=0** غير شاغل **C2=0** وبالتالي
T1=0 وبالتالي غير شاغلاً او منفصل على **T3=0** وعندنا **B'** يكون على **T3=1** وبالتالي
يكون شاغلاً او يعمل وبالتالي **T2=1** شاغلاً ويعمل

Stating RAM Structure

البنية النموذجية لخلية الذاكرة (ثابتة)

الحالة الثانية

Bit Line B =

C1=0 (Low)

C2=1 (High)

بما أن C1=0 سوف تكون قيمة T2 = 0 وبالتالي منفصل أو لا يعمل ،
، T4 = 0 وبالتالي Bit Line B' ي العمل متصل.

C2=1 وبالتالي T1 شاغل و T3 غير شاغل أو لا يعمل .

Static RAM Operation

SRAM تلخيص عمليّة

State 1

On Bit Line 1

C1 high, C2 low


T1 T4 off, T2 T3 on

State 0

On Bit Line

C2 high, C1 low

T2 T3 off, T1 T4 on



يكون **Address Line** بفعل يتحكم في T_5 و T_6 ك switch في عملية الكتابة (Write) يتم تطبيق value على B و B' Compliment على Bit line B. عملية القراءة تكون Value موجودة على Bit line B

SRAM v DRAM

الفرق بين الذاكرة الثابتة والمتغيرة

كليهما متطاير(volatile) يعني في حالة إطفاء الجهاز ستفقد جميع البيانات.

DRAM

بنائها بسيط.

رخيصة الثمن.

. Refresh Circuits

يمكن استخدام كمية أو حجم بيانات كبيرة بما إنها رخيصة الثمن.

. Main Memory

SRAM

معقدة البناء.

غالبة الثمن.

. Refresh Circuits

تكون أسرع.

Cache Memory

Read Only Memory (ROM)

ذاكرة القراءة فقط

الذاكرة لا تفقد بياناتها بعد إطفاء تشغيل الجهاز.

يمكن برمجتها وتبرمجة خلال التصنيع.

يُخزن عليها عادةً برامج النظام أو (BIOS) بحيث ترشد الجهاز إلى المكان الذي يبدأ فيه تشغيل الجهاز.

Types of ROM

أنواع ذاكرة القراءة فقط

Written during manufacture ➤

الكتابة خلال التصنيع تكون غالبة الثمن.

Programmable (once) PROM

مُبرمج مرة واحدة وهي قابلة للبرمجة ولكن للمرة واحدة وتحتاج إلى مكونات خاصة.

ذاكرة القراءة غالباً (Read mostly)

ينقسم إلى ثلاثة أنواع:

Erasable Programmable (EPROM)

قابلة للبرمجة والمسح عن طريق الأشعة فوق البنفسجية.

Electrically Erasable (EEPROM)

قابلة للمسح والبرمجة كهربائياً.

Flash memory₁₄


الذاكرة الفلاش (الوميضية) وتمسح أيضاً كهربائياً وبشكل كامل.

Semiconductor Memory Types


أنواع الذاكرة الإلكترونية (أشباه الموصلات)

Memory Type	Category	Erasure	Write Mechanism	Volatility	
Random-access memory (RAM)	Read-write memory	Electrically, byte-level	Electrically	Volatile	
Read-only memory (ROM)	Read-only memory	Not possible	Masks	Nonvolatile	
Programmable ROM (PROM)			Electrically		
Erasable PROM (EPROM)	Read-mostly memory	UV light, chip-level			
Electrically Erasable PROM (EEPROM)		Electrically, byte-level			
Flash memory		Electrically, block-level			

Organization



(a) 8×8 array




(b) 16×4 array




(c) 64×1 array

Organization

- The **expansion** of the 8×8 (64-bit) array to a **64-byte** memory.
- The **address** of a byte in the array is specified by the **row** and **column**



(a) The 8×8 bit array expanded to a 64×8 bit array. This array forms a memory module.



(b) The address of the blue byte is row 5, column 8.

Organization in Detail

التنظيم بالتفصيل

عملية التنظيم لذواكر **RAM** يوجد لدينا ذاكرة حجمها **16Mbit** يمكن تنظيمها في **1M** **16Bit for word**.

كل موقع تخزيني عبارة عن **Address (2 Byte) 16 bit** من **1M** أفضل **16Mbit**.

عبارة عن 2^{24} كل عنوان عبارة عن **bit** لكن يمكن تنظيمها.

2048 x 2048 x 4bit array

معني آخر $2^{11} * 2^{11} * 2^2$ يمثل الصفوف **(row)** * **(column)** الاعمدة ك **4Bit Array** في معنى اخر يوجد لدينا **4** ذواكر.

كل ذاكرة عبارة عن **4M** بدل أن يكون لدينا ذاكرة واحدة من **16M** يكون لدينا **4** ذواكر في **4M**.


Refreshing

التنشيط

- جميع DRAM تتطلب عملية تنشيط.
- تستغرق بعض الوقت.
- بطئ في الأداء.
- خلال التنشيط تتم قراءة البيانات وإعادة كتابتها في نفس الموقع.
- يتم تنشيط كل خلية في الصف .
- هناك تقنية بسيطة للتنشيط هي، في الواقع تعطيل شريحة DRAM في حين يتم تنشيط البيانات في كل الخلايا.


Typical 16 Mb DRAM (4M x 4) (4M X 4)DRAM إلى 16 ميغابت التنظيم النموذجي

عbaraة عن ذاكرة Memory Array (2048 X 2048 X4)
هنا توضح لنا كدائرة كاملة للعملية Refresh Circuitry لذاكرة فهي دائرة تفعيل أو



Packaging

تغليف الشريحة



256kByte Module Organization


2^{18} الا هي في حالة **Organization Module** يوجد لدينا **256Kbit/word** لكل **Chip**

نحن نريد عملية تقسيم **RAM** الى مجموعة من **Chip** كل **Chip** عبارة عن **256K**
 2^{18} بالتالي نحن نحتاج الى 18 بت **System Address** تم تقسيمها .**9bit,9bit** الى قسمين **18Bit**

Decode الا هي عبارة عن **512*512** نلاحظ تأتي على **9bit** يعطى **512** صف و **9bit** ثانية للأعمدة الثانية لـ **Decode** بتعطي 512 عمود **256k** $512 * 512$ وهو $= 256 \cdot 2^{18} \cdot 2^9 \cdot 2^9$

لكل **Chip** تعطيني **1bit** عندنا مجموع **Word** 8bit كل **Chip** تحتاج لـ **8 Chip** من 1 حتى 8 كل **Chip** تعطى **8bit** فـ **one bit** MBR تحتوى على البيانات التي نريد قراءتها او كتابتها.

256kByte Module Organization



Interleaved Memory

الذاكرة المتداخلة

مجموعة من **(DRAM chips)** مجمعة في بنك الذاكرة **(memory bank)**.
خدمة بشكل مستقل قراءة او كتابة الطلب.
يمكن أن يطلب خدمة في وقت واحد.

Error Correction

تصحيح الأخطاء

في عملية نقل أو تخزين البيانات ممكن أن يحدث أخطأ.
أو نوع الخطأ نوعين:

Hard Failure

اما فشل قوي في النظام إما يؤدي إلى عيب دائم أو يؤدي إلى أن الجهاز يعلق عن العمل
وبitem إطفائه وبالتالي يتم فقد جميع البيانات.

Soft Error

خطأ ناعم أو بسيط هناك خطأ عشوائي غير مدمر للنظام يتم تغيير بعض Bits أو زراعة Bits وعادة يتم إصلاحها من خلال طريقة Hamming Code

Error Correcting Code Function

دالة شفرة تصحيح الخطاء


من خلال **Data Input** يتم الكشف عن **Error** عندنا **Function** يتم تخزينها في **Memory**

نفس البيانات يتم إدخالها على **Function** أو الاقتران يقوم بفحص هذه البيانات و يصدر K من البت ويتم تخزين K في ذاكرة.

يتم أخذ الـ K الا تم تخزينها في الذاكرة إلى المقارنة ويتم إدخال البيانات التي خزنها في الذاكرة إلى نفس الاقتران ويتم أخذ منه K اخر يبالي يصبح عندنا K_1 تم تخزينه في الذاكرة و K_2 الناتج من البيانات بعد تخزينها في الذاكرة.

إذا كانت النتيجة 1 معنها هناك خطأ بتالي يتم تصحيح الخطأ الموجود ويتم نقل أو إخراج هذه البيانات.

أما إذا كانت نتائج المقارنة 0 فبتالي تكون البيانات صحيحة ويتم إخراجها وفي حالة الخطأ يتم إرسال **Error signal**.



Advanced DRAM Organization

تنظيم (DRAM) المتقدم

○ تحتاج الى **Refresh Circuits** دائمًا.

○ مثال عليها **Main Memory**

تكون كبيرة الحجم في التخزين، لكنها بطيئة.


إضافة تحسينات عليها بإدخال **Static RAM** عليها كجزء صغير فمن حيث
نحافظ على كمية البيانات الكبيرة التي من الممكن تخزينها لكن تزيد سرعة هذه
الذاكرة.

Synchronous DRAM (SDRAM)

(SDRAM) DRAM المتزامنة

- تتبادل البيانات مع المعالج بالتزامن مع إشارة ساعة خارجية.
- عنوان يقدم إلى RAM.
- RAM يجد البيانات (وحدة المعالجة المركزية يتذكر في SDRAM التقليدية) تنقل البيانات في الوقت المناسب مع ساعة النظام، وحدة المعالجة المركزية SDRAM تعرف عندما تكون البيانات ستكون جاهزة.
- يمكن للمعالج بأمان أن ينجز مهام أخرى أثناء قيام (SDRAM) بمعالجة الطلب.
- **DDR-SDRAM** يرسل البيانات مرتين في كل دورة على مدار الساعة (مرة على حافة ارتفاع نبع الساعة ومرة على حافة السقوط).
- تستخدم SDRAM وضع الاندفاع لإلغاء زمن إعداد العنوان وزمن إعادة شحن خط الصف والعمود بعد الوصول الأول.

SDRAM



RAMBUS

- اعتمدت من قبل شركة انتل في معالجات البنطيوم و إيتانيوم (Pentium & Itanium).

المنافس الرئيسي إلى (SDRAM).

شرائح (RDRAM) مغلفة رأسيا ، مع جميع المسامير على جانب واحد .

الشريحة تتبادل البيانات مع المعالج عبر 28 سلك لا يتجاوز طولها 12 سنتيمترا.


يمكن للناقل أن يتواصل مع عدد من (RDRAM) تصل إلى 320 شريحة و بسرعة 1.6 جيجابايت في الثانية.

ناقل خاص (RDRAM) يسلم العنوان و معلومات التحكم باستخدام بروتوكول غير متزامن.

▪ زمن الوصول (access time) 480ns

RAMBUS Diagram

(RDRAM) بنية




DDR SDRAM

- ❖ SDRAM يمكن إرسال البيانات إلى المعالج مرة واحدة لكل دورة ساعة الناقل.
- ❖ الاصدار الجديد من (SDRAM) يشار اليها (SDRAM) بمعدل بيانات مضاعف بإمكانها إرسال البيانات مرتين في كل دورة ساعة.
- ❖ مرة على حافة ارتفاع نبض الساعة ومرة على حافة السقوط.

DDR SDRAM Read Timing

(DDR SDRAM) تزامن قراءة




RAS = row address select

CAS = column address select

DQ = data (in or out)

DQS = DQ select

Simplified DRAM Read Timing



Cache DRAM

الذاكرة السريعة (DRAM)

- ميتسوبishi (Mitsubishi)
- تدمج (SRAM) سريعة (16 كيلو خانة) على شريحة (DRAM).
- يمكن استخدام (SRAM) على (CDRAM) بطريقتين:
- استخدامها على انها ذاكرة سريعة حقيقية (Used as true cache).
- تكون من عدد 64 خانة خطوط.
- الوضع فعال للوصول العشوائي العادي إلى الذاكرة.
- تستخدم كمخزن مؤقت لدعم وصول التسلسلي لكتل من البيانات.
- على سبيل المثال ، لتحديث خانات بيانات شاشة.
- يمكن أن (CDRAM) تجلب مسبقاً البيانات من (DRAM) إلى مخزن مؤقت (SRAM).